Я не пользуюсь встроенным симулятором поэтому могу только в общем. Симулятору нужны стимулы. Правильный способ создания стимулов - написать test bench на том же VHDL. Для совсем простых случаев можно назначить стимулы из GUI симулятора. Для этого там бывают разные способы. Но честно говоря лучше этим не заморачиваться, а сразу написать маленький бенч. Не знаю как в ISim, но многие симуляторы умеют создавать шаблон одним нажатием кнопки. Потом остается только вписать содержательную часть.

В декларативной части
signal clk : std_logic := '0';

После begin:

clk <= not clk after 10 ns;