Да, чипскоп вроде бесплатно не положен. Ты вэбпаком пользуешься? Где-нибудь у них на сайте должно быть написано что туда входит, а что только за деньги в ISE. Но в принципе чипскоп бывает нужен очень редко. Нужно исповедовать синхронный дизайн и все отлаживать в симуляторе. Ситуации когда в симуляторе работает, а в железе нет, бывают очень редко и, как-правило, их можно решить и без чипскопа. Хотя конечно иногда бывает быстрее посмотреть чипскопом, чтобы понять что происходит... Да, забыл, еще к синхронному дизайну нужно правильные timing constraints и добиваться их удовлетворения. Вот тогда все гарантированно будет работать и не нужен никакой чипскоп. Если уж совсем никак, то выводишь сигналы наружу на свободные ножки и осциллографом или логическим анализатором смотришь. Но учти, что тайминг при этом меняется и проблема может как уйти, так и появиться. Вставить такой внешний проб с минимальным импактом можно с помощью FPGA Editor. Там есть специальная функция. При этом вся остальная разводка внутри чипа не меняется. Пользование этим редактором не для слабонервных, но простые вещи после некоторой практики делать можно. Я им чаще пользуюсь, чтобы посмотреть на то как какие-то конкретные сигналы имплементировались.