Поковырял учерась CPLD свое в Altera Quartus

Author: A. Fig Lee [391 views] 2013-01-11 07:55:37

Легко, однако. Типа схемку из кусочков и элементов составляешь.
У меня EPM3032A44, то бишь 32 макросела, 600 гейтсов.
Влазит в одну 44 пина PLCC примерно 2 4х разрядных регистра и 2 BCD to 7 segment декодера. Занимает процентов 70-80 от авейлебл селлс.

Не густо, но тоже кое что.
Можно, наверное, пооптимизировать и побольше поместить, если не кидать готовые аналоги микросхем, а упростить их.

FPGA вчера тоже уже пришел. Позавчера заказал. 58 рублей доставка.
Ышо не трогал.

Reply | Reply to sender (private) | Synchronize

Поковырял учерась CPLD свое в Altera Quartus A. Fig Lee [390 views] 487 bytes

Вот когда ручками на VHDL без схемок накидаешь свой проект, да еще и с помощью симулятора SOEn [287 views] 109 bytes

Это не наш метод. Штирлиц [282 views] 181 bytes

Re: Наш мужик немного по другому мыслит A. Fig Lee [311 views] 139 bytes

Re: Фиг ли, говорит все на VHDL писать? MikeM [288 views] 262 bytes

У нас свой жаргон. Софтверный. Штирлиц [227 views] 0 bytes

58 долларов доставка? Штирлиц [294 views] 28 bytes

Re: 58 долларов доставка? A. Fig Lee [275 views] 27 bytes

сцуки! Штирлиц [245 views] 0 bytes

Насколько я знаю Xilinx имеет среду разработки, которую надо регистрировать Штирлиц [295 views] 27 bytes

Re: Насколько я знаю Xilinx имеет среду разработки, которую надо регистрировать A. Fig Lee [281 views] 33 bytes

Re: Насколько я знаю Xilinx имеет среду разработки, которую надо регистрировать MikeM [287 views] 175 bytes

Re: Насколько я знаю Xilinx имеет среду разработки, которую надо регистрировать A. Fig Lee [284 views] 245 bytes

Так делай работу и учи матчасть. Штирлиц [262 views] 74 bytes +1

Кстати Квартус имеет два вида юзер интерфейса для Максов Штирлиц [286 views] 21 bytes

Re: Мне надо 9й. Новые уже не поддерживают мои CPLD A. Fig Lee [265 views] 77 bytes

нашел? Штирлиц [249 views] 29 bytes

Re: дык на ней вчера и тренировался A. Fig Lee [224 views] 0 bytes